Цифровые устройства. Учебник для колледжей

6) входящих в нее элементов по максимально длинному пути сигналов от входа к выходу. В рамках одной серии обычно полагают, что задержка любого логического элемента равна некоторой усредненной для данной серии величине ?, которая вместе с t

непосредственно элемента включает в себя и приближенную задержку на линиях связи между элементами. Для микросхем серии КР1533 значение ? можно принять равным 8 нс.

Рассмотрим все возможные пути прохождения сигналов по схеме (рис.2.14) от входов к выходу и определим соответствующую величину задержки:

– со входа Х

через 3 элемента – D2.

Т = 3? = 3·8 = 24 нс;

– со входа Х

через 4 элемента – D1.1, D3.1, D4.1 и D4.2 (этот путь на рис.2.24 выделен жирной синей линией);

Т = 4? = 4·8 = 32 нс;

– со входа Х

через 3 элемента – D2.1, D4.1 и D4.2;

Т = 3? = 3·8 = 24 нс;

– со входа Х

через 4 элемента – D1.2, D3.1, D4.1 и D4.2;

Т = 4? = 4·8 = 32 нс;

– со входа Х

через 3 элемента – D2.1, D4.

Т = 3? = 3·8 = 24 нс;

– со входа Х

через 3 элемента – D1.3, D3.2 и D4.2;

Т = 3? = 3·8 = 24 нс.

Таким образом, для данной схемы максимальная задержка составляет Т = 4? = 4·8 = 32 нс.

П р и м е ч а н и е. Строго говоря, полученное численное значение (в данном случае 32 нс) особого значения не имеет, так как задержка (да и аппаратурные затраты тоже) используются в основном для сравнительной оценки качества различных вариантов схем одного и того же ЦУ. Кроме этого, схема может строиться не на микросхемах логических элементов, а включаться целиком в состав какой-либо другой микросхемы, что приведет к существенному уменьшению задержки из-за сокращения линий связи между элементами внутри микросхемы, выполненной по интегральной технологии.

Приведем ряд других примеров, но уже без подробных пояснений.

Пример 2. МДНФ (см. пример 2 из §2.

Y2 = X1?·X3? \/ X1·X2·X3.

Подсчитываем требуемое количество элементов: 2 элемента НЕ +1 элемент 2И и 1 элемент 3И +1 элемент 2ИЛИ.

Подбираем микросхемы: по одной микросхеме КР1533ЛН1, КР1533ЛИ1, КР1533ЛИ3 и КР1533ЛЛ1.

Строим схему ЦУ в базисе И, ИЛИ, НЕ (рис.2.26).

Составляем перечень элементов к этой схеме (табл.2.4).

Выполним анализ работы ЦУ в статическом режиме для одной комбинации входных сигналов (см. рис.2.